Tarjetas Pvc Blancas chip AT24C512

Características

• Funcionamiento de bajo voltaje y estándar

-2,7 (V CC = 2,7 V a 5,5 V)

-1,8 (V CC = 1,8 V a 3,6 V)

• Internamente organizó 65.536×8

• Interfaz serie de dos hilos

Triggers disparadores Schmitt, entradas filtradas para supresión de ruido

• Protocolo de transferencia de datos bidireccional

• 1 MHz (5 V) 400 kHz (2,7 V) y 100 kHz (1,8 V) compatibilidad

• Pin de protección de escritura para protección de datos de Hardware y Software

• Modo de escritura de página de 128 bytes (escritura parcial permitida)

• Ciclo de escritura automático (5 MS máx.)

• Alta fiabilidad

-Resistencia: 100.000 ciclos de escritura

-Retención de datos: 40 años

• Automoción dispositivos disponibles

• 8-plomo PDIP 8-plomo EIAJ SOIC 8-plomo JEDEC SOIC 8-plomo TSSOP…

Paquetes dBGA2 de 8 ledes, savia de 8 ledes y 8 bolas

• Troquel de ventas: forma de oblea, paquete de gofres y troquel

Temperatura de funcionamiento ……………………………………………..-55 °C a + 125 °C

Temperatura de almacenamiento ………………………………………………-65 °C a + 150 °C

Tensión en cualquier Pin con respecto a tierra ………………………………-1,0 V A + 7,0 V

¡Tensión de funcionamiento máxima! ………………………………….. 6,25 V

Salida de corriente DC ……………………………………………….. 5,0 mA

Descripción

El AT24C512 proporciona 524.288 bits de serie borrable eléctricamente y programableMemoria de lectura única (EEPROM) ordenada como 65.536 palabras de 8 bits cada una.

El dispositivo de laLa función en cascada permite hasta cuatro dispositivos para compartir un autobús común de dos cables.

LaEl dispositivo está optimizado para su uso en muchas aplicaciones industriales y comerciales donde el funcionamiento de baja potencia y baja tensión es esencial.

Los dispositivos están disponibles en PDIP de 8 pines de ahorro de espacio, EIAJ Dip de 8 ledes, JEDEC Dip de 8 ledes, Array sin plomo de 8 ledes (LAP), y paquetes SAP de 8 lead. Además, toda la familia está disponible en versiones de 2,7 V (2,7 V a 5,5 V) y 1,8 V (1,8 V a 3,6 V).

La memoria

Ate24c512, 512 K EEPROM en serie: El 512 K está organizado internamente como 512 páginas de128 bytes cada uno. La Dirección de palabra aleatoria requiere una dirección de palabra de datos de 16 bits.

CARÁCTERISTICAS TÉCNICAS;

• Funcionamiento de baja tensión y de tensión estándar
– 2,7 (VCC = 2,7 V a 5,5 V)
– 1,8 (VCC = 1,8 V a 5,5 V)
• Organizado internamente 128 x 8 (1K), 256 x 8 (2K), 512 x 8 (4K),
1024 x 8 (8K) o 2048 x 8 (16K)
• Interfaz serie de dos hilos
• Disparador Schmitt, entradas filtradas para la supresión del ruido
• Protocolo de transferencia de datos bidireccional
• Compatibilidad de 100 kHz (1.8V) y 400 kHz (2.7V, 5V)
• Pin de protección contra escritura para protección de datos de hardware
• Modos de escritura de página de 8 bytes (1K, 2K), 16 bytes (4K, 8K, 16K)
• Escrituras de página parcial permitidas
• Ciclo de escritura automática (5 ms máx.)
• Alta fiabilidad
– Resistencia: 1 millón de ciclos de escritura
– Retención de datos: 100 años
• Dispositivos automotrices disponibles
• JEDEC PDIP de 8 derivaciones, JEDEC SOIC de 8 derivaciones, Mini-MAP ultrafino de 8 derivaciones (MLP 2×3), 5 derivaciones
SOT23, TSSOP de 8 derivaciones y paquetes dBGA2 de 8 bolas
• Die Sales: Formulario de Wafer, Paquete de Waffle y Obleas